Screen LibrarySystem Verilog硬件设计：RTL设计和验证
Saved in:
| Main Authors: | |
|---|---|
| Group Author: | ; |
| Published: |
科学出版社
|
| Publisher Address: | 北京 |
| Publication Dates: | 2024 |
| Literature type: | Book |
| Language: | Chinese |
| Series: |
数字IC设计工程师丛书 |
| Subjects: | |
| Carrier Form: | 14,268页: ; 26cm |
| ISBN: | 978-7-03-078383-7 |
| Index Number: | TP312 |
| CLC: | TP312.8VH |
| Call Number: | TP312.8/4152 |
| Contents: |
版权页英文题名：System Verilog for hardware description: RTL design and verification 本书共分15章，内容包括System Verilog中的常量和数据类型、System Verilog的硬件描述、System Verilog中的面向对象编程、System Verilog增强特性、System Verilog中的组合逻辑设计、System Verilog中的时序逻辑设计、RTL设计和综合指南、复杂设计的RTL设计和策略、有限状态机、System Verilog中的端口和接口、验证结构、验证技术和自动化、高级验证结构、验证案例等。 |